1. 研究目的与意义

随着科学技术的不断发展，人们对电子电路设计方法进行不断的探索，而eda技术的出现和发展使得电子电路的设计在设计方法、工具使用方面产生了巨大的变革。在电子电路设计领域，可编程逻辑器件的应用，使得数字系统的设计更为灵活，改变了原本电子电路设计过程中效率和可靠性差，劳动强度大，电路复杂的缺点。本研究拟在eda软件平台上，用veriloghdl语言完成八位十进制数字频率计的设计工作，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于de2开发板的适配编译、逻辑映射和编程下载等工作。

数字频率计是采用十进制显示被测量信号频率的数字测量仪器，其工作原理是在单位时间内，测量输入脉冲的个数。它可以测量诸如方波、正弦波、三角波、尖脉冲信号等等周期性变化的信号，其应用范围也十分广泛，包括电子测量、航海、探测、军事等多个重要领域。正因为数字频率计存在于上述应用领域，所以本研究要求设计出的频率计拥有较高的频率测量范围和较高的精度，并且也应当具有较强的抗干扰性。

同时，使用quartusii软件编写程序并且下载至de2板充分利用了节省时间和避免不必要浪费的优势，并且de2板可重复下载，也便于程序的修改和新功能的增加。

2. 国内外研究现状分析

首先，随着科技的发展，数字频率计已经逐渐由模拟器件设计转化为数字芯片式；并且由单一测量频率发展为测量周期、占空比、脉宽等多种参数指标；同时频率计也随着计算机的普及逐步虚拟化。

其次，从测量方法上说。目前国内外使用的测频方法主要有直接测频法、内插法、游标法、时间电压变化法、多周期同步法、频率倍增法、频差倍增法以及相位比较法。这些方法中有的精度不高，有些电路复杂，有些抗干扰性较差。所以通过对各个方法的改进便有了等精度测量法。等精度测量不但有很高的测量精度，而且在整个频率区域能保持恒定的测量精度。

然后从数字频率计的设计手段上说，目前国内外对数字频率计的设计手段也是多元化的。可分为利用数字电路设计、单片机设计、dsp进行设计和硬件描述语言的设计。目前来说，采用硬件描述语言来设计是使用最广泛也是最好的方法，也是本研究课题将采用的方法。

3. 研究的基本内容与计划

本研究预期工作目标：在了解数字频率计基本原理的基础上，在quartusii软件中使用veriloghdl语言进行代码的编写以实现八位十进制数字频率计的设计。希望测量频率的范围尽可能大，精度尽可能准确，抗干扰性尽可能强。并且最终将程序下载至de2开发板上用lcd进行显示。

本研究主要工作内容：基于quartusii开发软件，采用层次化方式进行设计。首先设计顶层原理图，包括振荡模块（产生震荡电流）、分频模块（将频率转换至合适）、闸门电路（获得闸门时间）、控制模块（产生测频所需要的各个控制信号）、计数模块（用于在单位时间内对输入信号的脉冲进行计数。计数模块中有两个计数器，一个对信号脉冲进行计数，另一个对标准时钟脉冲计数，产生闸门信号）、锁存模块（计数模块完成计数后，检测到标准时间信号为低电平时进行锁存，然后输出）、显示模块（将锁存后的数据进行软件译码，送到开发板上进行显示）。确定完原理图后，对每个单元使用veriloghdl语言进行逻辑设计。对所编写的程序进行逻辑编译，逻辑综合，逻辑仿真。仿真结果正确后，将程序下载至de2开发板上使用lcd进行显示。

本研究的工作计划：2014.01.07-2014.01.10查询课题相关信息以及相关文献资料

4. 研究创新点